## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-098422

(43) Date of publication of application: 07.04.2000

(51)Int.CI.

G02F 1/136

(21)Application number: 10-269381

(71)Applicant: ADVANCED DISPLAY INC


(22)Date of filing: 24.09.1998 (72)Inventor: KUMAGAI MUNEHITO

INOUE KAZUNORI

## (54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

## (57)Abstract:

PROBLEM TO BE SOLVED: To prevent leakage of light in a separation region of pixel electrodes by piling up a red insulating layer, a green insulating layer and a blue insulating layer in the region facing to the separation region. SOLUTION: Color insulating layers, namely each color filter layers (CF) 11 to 13 of three layers of red, green and blue are piled up on a thin film transistor(TFT) 9. For example, in the respective CF layers 11 to 13 piled up in the center of a figure, the pixel region of the green CF layer 12 and the pixel region of the blue CF layer 13 are formed on the both sides so that the green CF layer 12 and blue CF layer 13 are partly overlapped to face a separation region. On the other hand, the red CF layer 11 is left to face the separation region 20 and to be in parallel with and wider than the width of the separation region 20. Similarly, in the CF layers 11 to 13 piled up on the right side, the green CF layer 13 and red CF layer 11 are formed so as to be partly overlapped to respectively face the separation region 20 and the green CF layer 12 is left to face the separation region 20 and to be in parallel with and wider than the width of the separation region 20.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

.....C PAGE BLANK (USPTO)

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-98422 (P2000-98422A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7

識別記号

FI

テーマコート\*(参考)

G02F 1/136

500

G02F 1/136

500

2H092

## 審査請求 未請求 請求項の数15 OL (全 12 頁)

(21)出願番号	特願平10-269381	(71)出顧人	595059056
			株式会社アドバンスト・ディスプレイ
(22)出願日	平成10年9月24日(1998.9.24)		熊本県菊池郡西合志町御代志997番地
		(72)発明者	龍谷 宗人
			熊本県菊池郡西合志町御代志997番地 株
			式会社アドバンスト・ディスプレイ内
		(72)発明者	井上 和式
			熊本県菊池郡西合志町御代志997番地 株
			式会社アドバンスト・ディスプレイ内
		(74)代理人	100065226
			弁理士 朝日奈 宗太 (外1名)


最終頁に続く

## (54) 【発明の名称】 液晶表示装置およびその製造方法 🥪

## (57)【要約】

【課題】 液晶表示装置において、画素電極の段差に起 因する表示不良を無くし、光漏れを防止する。

【解決手段】 平坦化層間絶縁層14上に形成された画素電極16の分離領域20に対向して、TFT基板上に赤CF層11と緑CF層12と青CF層13とを積み重ねて形成する。



#### 【特許請求の範囲】

【請求項1】 基板と、前記基板上に互いに直交して形成されたゲート配線およびソース配線と、前記ゲート配線および前記ソース配線を覆って形成されたゲート絶縁層と、前記ゲート絶縁層上に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記ゲート絶縁層を覆って形成された複数の有色絶縁層と、前記ゲート配線または前記ソース配線と対向して設けられた分離領域によって分離され、かつ前記無色絶縁層上に形成された複数 10 の画素電極と、前記画素電極の領域内で前記有色絶縁層および前記無色絶縁層に設けられたコンタクトホールとを備えた液晶表示装置であって、前記分離領域と対向した領域には、赤色絶縁層と緑色絶縁層と青色絶縁層とが積み重ねられていることを特徴とする液晶表示装置。

【請求項2】 前記画素電極と接する前記無色絶縁層の表面は、前記コンタクトホールを設けた領域を除き平坦であることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記薄膜トランジスタと前記有色絶縁層の間に保護層を設けたことを特徴とする請求項2記載の 20 液晶表示装置。

【請求項4】 前記分離領域の前記有色絶縁層の最上層表面と前記基板との距離を、前記無色絶縁層の表面と前記基板との距離に一致させたことを特徴とする請求項1、2または3記載の液晶表示装置。

【請求項5】 前記有色絶縁層を前記基板の端部周辺に 設けていることを特徴とする請求項1、2または3記載 の液晶表示装置。

【請求項6】 基板上に互いに直交するゲート配線およびソース配線を配置し、前記ゲート配線と前記ソース配線を覆うように前記基板上にゲート絶縁層を形成し、前記ゲート絶縁層上に薄膜トランジスタを形成し、前記薄膜トランジスタを形成した後に前記基板上に部分的に有色絶縁層を3層積み重ね、前記有色絶縁層が積み重ねられた後に前記基板全面に無色絶縁層を形成し、前記ゲート配線または前記ソース配線に対向して設けられた分離領域で分離された複数の画素電極を前記無色絶縁層上に形成する液晶表示装置の製造方法。

【請求項7】 前記有色絶縁層は感光性であって、前記有色絶縁層の形成、露光および現像を繰り返すことによって前記基板上に部分的に前記有色絶縁層を3層積み重ねる請求項6記載の液晶表示装置の製造方法。

【請求項8】 前記薄膜トランジスタを形成した後、前記有色絶縁層を形成する前に前記基板全面に保護層を形成することを特徴とする請求項7記載の液晶表示装置の製造方法。

【請求項9】 前記無色絶縁層を形成した後、前記画素 る。さらに、TFT9のドレイン電極には画素電極と作電極を形成する前に前記無色絶縁層の表面をエッチバッ 加容量が接続されており、この付加容量の対向電極はそクすることを特徴とする請求項7または8記載の液晶表 50 れぞれ共通配線3に接続され、これにコモン電圧V。。m

示装置の製造方法。

【請求項10】 前記無色絶縁層は感光性であって、前記無色絶縁層の露光および現像を行うことによって前記コンタクトホールを形成することを特徴とする請求項7、8または9記載の液晶表示装置の製造方法。

【請求項11】 前記画素電極の領域内において、前記有色絶縁層の形成されない部分に位置を合わせて前記コンタクトホールを形成することを特徴とする請求項7、8、9または10記載の液晶表示装置の製造方法。

【請求項12】 前記画素電極の領域内において、前記無色絶縁層の前記コンタクトホールをマスクにして前記有色絶縁層をエッチングすることを特徴とする請求項7、8、9または10記載の液晶表示装置の製造方法。 【請求項13】 前記有色絶縁層のエッチングの後、前記画素電極の領域内において、前記無色絶縁層の前記コ

記画素電極の領域内において、前記無色絶縁層の前記コンタクトホールをマスクにして保護層をエッチングすることを特徴とする請求項12記載の液晶表示装置の製造方法。

【請求項14】 前記保護層のエッチングと前記エッチ バックを大気にさらすことなく連続処理することを特徴 とする請求項8または9記載の液晶表示装置の製造方 法。

【請求項15】 前記有色絶縁層のエッチングと前記保 護層のエッチングを大気にさらすことなく連続処理する ことを特徴とする請求項13記載の液晶表示装置の製造 方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (以下、「TFT (thin film transistor)」とい う。)を備えた液晶表示装置およびその製造方法に関 し、特に、カラーフィルター層をTFT基板上に設けた 液晶表示装置およびその製造方法に関する。

[0002]

【従来の技術】(TFT基板の配線構成)図11に、TFT基板を備えた従来の液晶表示装置の回路構成を示す。このTFT基板には、ゲート配線2とソース配線7で囲まれた領域に対応して画素電極(図示せず。)がマトリクス状に形成されている。そして、この画素電極には、スイッチング素子として機能するTFT9のドレイン電極(図示せず。)が接続されている。また、このTFT9のゲート電極(図示せず。)には走査配線として機能するゲート配線2を接続し、ゲート電極に入力されるゲート信号によってTFT9の駆動を制御する。TFT9のソース電極(図示せず。)には信号配線として機能するソース配線7を接続し、TFT9の駆動時にTFT9によってデータ(表示)信号が画素電極に入力される。さらに、TFT9のドレイン電極には画素電極と付加容量が接続されており、この付加容量の対向電極はそれぞれば通知線3に接続されており、この付加容量の対向電極はそれぞれば通知線3に接続されており、この行加容量の対向電極はそれぞれば通知線3に接続されており、この行加容量の対向電極はそれぞれば通知線3に接続されており、この行加容量の対向電極はそれぞれば通知線3に接続されており、この行加容量の対向電極はそれぞれば通知線3に接続されており、この行加容量の対向電極はそれずれば通知線3に接続されており、アートにより配象によりでは、アートによりではないのでは、アートによりでは、アートによりによりでは、アートによりによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりでは、アートによりではないが、アートによりでは、アートによりによりでは、アートによりによりでは、アートによりによりでは、アートによりによりでは、アートによりでは、アー

が印加されている。

【0003】(薄膜トランジスタと画素電極の構成)図 12には、画素最上層構造を持った液晶表示装置のTF T基板上に形成されたTFT9の断面を示している。

【0004】 TFT基板1上に、ゲート配線2に接続さ れたゲート電極2 aが形成され、このゲート電極2 a上 にゲート絶縁層4が形成されている。そして、このゲー ト絶縁層4上にこれと重畳するように半導体層5a(こ の半導体層5aは、アモルファスシリコン層(a-Si 層)  $E_n^+$ アモルファスシリコン層  $(n^+a-S_i)$  層) を 有する。)が設けられている。また、この半導体層5a 上にソース電極7aとドレイン電極8を形成している。 なお、このような構造のTFT9を逆スタガ型のa-S iTFTという。TFT9、ゲート配線2およびソース 配線7を覆って、層間絶縁層14が形成される。そし て、層間絶縁層14の上には、分離領域20で分離さ れ、画素電極16として機能するITO (indium tin o xide) の透明導電層がスパッタリング法で形成されてい る。この画素電極16は層間絶縁層14を貫いたコンタ クトホール 15によって TFT9のドレイン電極8に接 20 続されている(層間絶縁層14を介して、TFT9の一 部を覆って最上位置に画素電極 16を形成しているの で、以下、この構成を「画素最上層構造を有するTF T」という。)。以上のように、ゲート配線2およびソ ース配線7と、画素電極16との間に厚膜の層間絶縁層 14が形成されているので、配線2、7やTFT9に起 因する段差によって、後工程のラビング処理(配向層分 子を配向させる処理)でラビング不良(配線段差近傍の ラビング処理不十分)による液晶配向不良を無くせる。 また、層間絶縁層14は低誘電率材料(誘電率4.0以 30 下)であって、配線2、7と画素電極とをオーバーラッ プさせても寄生容量が増加する心配が少ないので、これ らをオーバーラップさせることが可能になる (図12を 参照)。よって配線2、7で囲まれた領域ほぼ全面を、 表示に寄与する有効画素領域として使用できることにな るので、液晶表示装置の開口率を向上できる(例えば、 特開昭63-279228号公報参照)。

【0005】 (オンチップカラーフィルター構造) TF T基板1にTFT9を形成した後にカラーフィルタ層 (以下、「CF層」という。)を形成するTFT構造 (以下、「オンチップCF層構造」という。)は、例えば、特開平8-122824号公報、特開平8-179376号公報、特開平9-311327号公報に開示されている。このオンチップCF層構造の利点は次のとおりである。

【0006】液晶材料を介してTFT基板1に対向する対向基板(図示せず。)上にCF層を設けた構造においては、TFT基板1と対向基板の張り合わせ位置のずれによる光漏れを防止するため、CF層と共に形成されるブラックマトリクス層(以下、これを「BM層」とい

う)と画素電極をオーバーラップさせて、位置ずれに対する所定のマージンを設けておくことを必要とする。このマージンは通常  $10\mu$  m程度であって、BM層マージンは液晶表示装置の表示領域を覆うので、これによって液晶表示装置の開口率を低下(約 10%)させてしまう。これに対し、上記オンチップCF層構造においては、CF層と共にBM層をTFT基板1に形成するので、BM層と画素電極のオーバーラップマージンをなくすことができて、マージンが表示領域を覆うことによる開口率低下を回避できる。

[0007]

【発明が解決しようとする課題】しかし、特開平8-122824号公報、特開平8-179376号公報および特開平9-311327号公報に開示されたオンチップCF層構造の液晶表示装置については、以下の問題がある。

【0008】特開平8-122824号公報や特開平8 -179376号公報においては、BM層をTFT基板 1の最下層に形成しており、BM層と画素電極は近接し ていないので、BM層上に配置された画素電極を分離す る隙間の部分(以下、この隙間を「分離領域20」とい う。) において、斜め方向の光LB(例えば、隣の画素 領域より分離領域20に入射する光であって、図12に 矢印を付してこの光 L B の 伝播方向を記載している。) が漏れてしまう。これに比べ、特開平9-311327 号公報に記載されたオンチップCF層構造の液晶表示装 置では、CF層を2層積み重ねることを提案している。 しかし、特開平9-311327号公報では、CF層の 積層によって、配線2、7の反射を防止することを主と して意図しており、2層のCF層でもって光漏れを有効 に防止できるか否か不明である。また、CF層の積層構 造に起因してそれの上に形成された画素電極に段差が発 生し、これによってこの段差近傍で液晶の配向が乱れ て、表示不良を誘発する。特開平9-311327号公 報においては、重なり合う部分を配線2、7幅中心から ずらすことで課題を解消できると言及されているもの の、段差が存在することに変りなく、段差近傍で液晶の 配向乱れによる表示不良を根本的に解消したとは言えな い。

0 【0009】そこで、請求項1に記載の発明は、画素電極の分離領域における光漏れを確実に防止できるオンチップCF層構造の液晶表示装置を提供することを目的とする。

【0010】請求項2に記載の発明は、請求項1に記載の発明の目的に加えて、画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップCF層構造の液晶表示装置を提供することを目的とする。

【0011】請求項3に記載の発明は、請求項2に記載の発明の目的に加えて、薄膜トランジスタの特性劣化を 60 確実に防止し得るオンチップCF層構造の液晶表示装置

を提供することを目的とする。

【0012】請求項4に記載の発明は、以上に記載の目的に加えて、隣の画素領域より斜め方向に伝播する光の 進光を確実に行い得るオンチップCF層構造の液晶表示 措置を提供することを目的とする。

【0013】請求項5に記載の発明は、以上に記載の目的に加えて、基板端部の周辺に設けることを要する遮光層をCF層で兼用できるオンチップCF層構造の液晶表示装置を提供することを目的とする。

【0014】請求項6と7に記載の発明は、共に、画素電極の分離領域における光漏れを確実に防止でき、かつ画素電極の段差をなくしてこれによる表示不良を根本的に解消できるオンチップCF層構造の液晶表示装置の製造方法を提供することを目的とする。ここで、請求項7に記載の発明は、これらの目的に加えて、簡易にCF層を形成を行い得るオンチップCF層構造の液晶表示装置の製造方法も提供することを目的とする。

【0015】請求項8に記載の発明は、請求項7に記載の発明の目的に加えて、薄膜トランジスタの特性劣化を確実に防止し得るオンチップCF層構造の液晶表示装置 20の製造方法を提供することを目的とする。

【0016】請求項9に記載の発明は、請求項7と8に記載の発明の目的に加えて、隣の画素領域より斜め方向に伝播する光の遮光を確実に行い得るオンチップCF層構造の液晶表示措置の製造方法を提供することを目的とする。

【0017】請求項10乃至13に記載の発明は、共に、請求項7乃至9に記載の発明の目的に加えて、簡易にコンタクトホール形成を行い得るオンチップCF層構造の液晶表示装置の製造方法を提供することを目的とする。

【0018】請求項14と15に記載の発明は、共に、エッチング処理を効率的に行う得るオンチップCF層構造の液晶表示装置の製造方法を提供することを目的とする。

#### [0019]

【課題を解決するための手段】上記目的を達成するために、本発明のうち請求項1に記載の液晶表示装置は、基板と、この基板上に互いに直交して形成されたゲート配線およびソース配線と、これら配線を覆って形成されたゲート絶縁層と、このゲート絶縁層とに設けられた薄膜トランジスタと、この薄膜トランジスタおよび上記のゲート絶縁層を覆って形成された複数の有色絶縁層と、この複数の有色絶縁層上に形成された無色絶縁層と、上記のゲート配線またはソース配線に対向して設けられた分離領域によって分離され、上記の無色絶縁層上に形成された複数の画素電極と、前記画素電極の領域内で上記の有色絶縁層と無色絶縁層に設けられたコンタクトとを備えており、上記の分離領域と対向した領域には、赤色絶縁層と緑色絶縁層と青色絶縁層とが積み重ねられている

ことを特徴とする。

【0020】ここで、無色絶縁層とは、少なくとも可視 領域のどのような波長の光も透過できる絶縁層をいい、 有色絶縁層とは、波長に対して所定の光透過率特性を持 つ絶縁層をいう。このように有色絶縁層を配置すると、 これが遮光層として機能して、分離領域の光漏れを防止 する。なお、画素電極と薄膜トランジスタの電気的接続 を図るため、コンタクトホールを設けている。

【0021】そして、請求項2に記載の発明のように、 画素電極と接する無色絶縁層の表面を前記コンタクトホ ールを除き平坦にすれば、分離領域近傍の段差による液 晶層の配向の乱れで発生する表示不良を防止できる。

【0022】なお、本明細書中で使用される平坦とは、 後工程のラビングによって画素電極を介して無色絶縁層 上に形成された配向層(図示せず)表面をむら無く均一 処理できる程度の表面平滑度合をいい、例えば、微細な 表面粗さ、表面うねり、微小なホールやくぼみ等が無色 絶縁層の表面に存在しても、これによって上記配向層表 面をむら無く均一にラビング処理できる限り平坦と言え る。

【0023】また、薄膜トランジスタを有色絶縁層や無色絶縁層で覆っているので、薄膜トランジスタを保護できるものの、請求項3に記載の発明のように、薄膜トランジスタと有色絶縁層の間に保護層を設ければ、さらに薄膜トランジスタの信頼性は向上する。

【0024】更に、請求項4に記載の発明のように、分離領域の有色絶縁層の最上層表面と基板との距離を、無色絶縁層の表面と基板との距離に一致させると、斜め方向から分離領域に伝播する光も有効に有色絶縁層で遮光できる。

【0025】更に、請求項5に記載の発明のように、有 色絶縁層を基板の端部周辺に設けることも可能で、これ によって基板端部の周辺に遮光層を別途設ける工程をな くすことができる。

【0026】上記目的を達成するために、本発明のうち請求項6に記載の液晶表示装置の製造方法は、基板上に互いに直交するゲート配線およびソース配線を配置し、これら配線を覆うように基板上にゲート絶縁層を形成し、ゲート絶縁層上に薄膜トランジスタを形成し、薄膜トランジスタを形成した後に上記の基板上に部分的に有色絶縁層を3層積み重ね、この有色絶縁層の積み重ねた後に上記の基板全面に無色絶縁層を形成し、無色絶縁層にコンタクトホールを形成し、上記のゲート配線またはソース配線に対向して形成された分離領域によって分離された複数の画素電極を前記無色絶縁層上に形成する液晶表示装置の製造方法。

【0027】ここで、基板上に有色絶縁層を設けるには、有色絶縁層上にレジスト層形成し、露光、現像および有色絶縁層のエッチングの各工程を繰り返すことで可 50 能であるが、例えば、請求項7に記載の発明のように、

30

有色絶縁層が感光性であって、この有色絶縁層の露光および現像を行うことによっても有色絶縁層を形成することが可能であり、これによってレジスト層形成の工程をなくすことができるという利点がある。

【0028】また、請求項8に記載の発明のように、薄膜トランジスタを形成した後、有色絶縁層を積み重ねる前に前記基板全面に保護層を形成し、薄膜トランジスタの表面を汚染からより強力に保護しても良い。

【0029】また、請求項9に記載の発明のように、無 色絶縁層を形成した後、画素電極を形成する前に無色絶 10 縁層の表面をエッチバックすれば、有色絶縁層と画素電 極とを近接させることができ、分離領域に伝播する斜め 方向の光を有色絶縁層で有効に遮光できる。

【0030】更に、請求項10に記載の発明のように、無色絶縁層が感光性であれば、無色絶縁層の露光および現像を行うことによってコンタクトホールを形成でき、無色絶縁層上にレジスト層を形成する工程をなくし得る。

【0031】一方、有色絶縁層については、請求項11 に記載の発明のように、事前に画素電極の領域内において前記有色絶縁層の形成されない部分を作っておき、この部分に無色絶縁層のコンタクトホールを位置決めしても良く、請求項12に記載の発明のように、画素電極の領域内において、前記無色絶縁層のコンタクトホールをマスクにして有色絶縁層をエッチングしてホールを形成しても良い。後者であれば、エッチング工程が別途必要なものの、基板全面の多数のコンタクトホール(12インチSVGAで約144万個)の位置合わせが必要でなく、基板製造の容易化につながる。

【0032】更には、請求項13に記載の発明のように、有色絶縁層のエッチングの後、画素電極の領域内において無色絶縁層の前記コンタクトホールをマスクにして保護層をエッチングすることもできる。

【0033】なお、エッチングの具体的処理として、請求項14に記載の発明のように、保護層のエッチングとエッチバックを大気にさらすことなく連続処理することも、請求項15に記載の発明のように、有色絶縁層のエッチングと保護層のエッチングを大気にさらすことなく連続処理することも可能である。なお、ここでの連続処理とは、同一処理容器内における処理は勿論、処理部材を大気にさらさなければ、他の処理容器でも他の製造装置であっても良い。

#### [0034]

【発明の実施の形態】実施の形態1

以下、本発明の実施の形態 1 を、図面に基づいて説明する。

【0035】各図において、図1は液晶表示装置のTF T基板の平面図であり、図2は、図1に示された線IIー II部分の断面図であり、図3(a)~(c)および図4 (a)~(b)は図2のTFT基板の製造工程を説明す る断面図であり、図5は各CF層の波長に対する光透過率特性を説明する図であり、図6(a)~(c)は図1に示された線VI-VI部分の断面図であって、ソース配線に対するCF層と画素電極の配置構成を示す断面図であり、図7は図1に示された線VII-VII部分の断面図であって、ゲート配線に対するCF層と画素電極の配置を示す断面図である。

【0036】図1において、TFT基板の配線配置を説 明し、図2において、TFTとCF層の断面配置および コンタクトホールの断面配置を説明する。TFT基板1 上にゲート配線2とソース配線7が互いに直交して複数 本形成されている。また、画素電極16はマトリクス状 に複数配置され、それぞれ独立に電圧を印加できるよう にゲート配線2上とソース配線7上の分離領域20によ って分離されている。但し、図1では簡潔に記載するた め、ここでは画素電極16に点線を付して、これを省略 したものとしている。一方、ゲート配線2とソース配線 7の交差点の近傍にはTFT9が形成されている。TF T9では、ゲート配線2の一部をゲート電極2aとして 機能させ、これに印加された電圧の制御(オン/オフ) によって、ソース電極7aの信号をドレイン電極8を介 して画素電極16に伝達する。また、ゲート配線2と平 行に、近接した2本のゲート配線2のほぼ中央には、共 通配線3を形成する。なお、ドレイン電極8と画素電極 16の間に、層間絶縁層14を設けているが、ドレイン 電極8の一部を共通配線3の上にまで延ばし、共通配線 3上の層間絶縁層14にコンタクトホール15を形成し てドレイン電極8の表面を露出させ、これを画素電極1 6に接触させて両電極間の電気接続を行う。また、ドレ イン電極8を延ばして、共通配線3上に、共通配線3の 方向と平行にドレイン電極8を配置しているので、ドレ イン電極8と共通配線3の間にはゲート絶縁層4が設け られ、共通配線3とドレイン電極8の間で保持容量を形 成する。

【0037】TFT9上には、有色絶縁層、即ち、赤、 緑、青の3層の各CF層11、12、13が積み重ねら れている。例えば、図2の中央の積み重ねられた各CF 層11、12、13においては、その両側に緑CF層1 2の画素領域と青CF層13の画素領域に設けられてお り、緑CF層12と青CF層13の一部は互いに、分離 領域20と対向して重なり合うように形成されている。 一方、赤CF層11は分離領域20と対向しかつ平行 に、分離領域20の幅よりも幅広に残されている。同様 に、図2の右側に積み重ねられた各CF層11、12、 13においては、緑CF層13と赤CF層11の一部は 互いに、分離領域20と対向して重なり合うように形成 され、緑CF層12は分離領域20と対向しかつ平行 に、分離領域20の幅よりも幅広に残されている。な. お、有色絶縁層の各CF層の積層順序は、図示された順 50 序に限られることはなく、順不同である。

-5-

【0038】更に、各CF層11、12、13の上には 無色絶縁層である層間絶縁層14が形成され、これによ ってその上に形成される画素電極 16の平坦化(但し、 コンタクトホール15の部分を除く)が図られている。 【0039】図3(a)~(c)および図4(a)~ (b) は、オンチップCF層構造を持ったTFT基板の 製造工程を説明する断面図である。この製造工程は、全 体で5工程からなり、各工程は次のとおりである。

【0040】(イ) 第1工程(図3(a)):TFT基 板1上にCr等の金属によってゲート配線2、ゲート電 10 極2a、共通配線3、共通電極3aをスパッタリング 法、フォトリソグラフィ法、エッチング法で約4000 Aの厚さで形成し、これらの配線2、7上に窒化シリコ ン(SiN)のゲート絶縁層4をプラズマCVD法、フ オトリソグラフィ法、エッチング法で約4000Åの厚 さで形成する。そして、プラズマCVD法で、ゲート電 極2aの上に島状にアモルファスシリコン層5(以下、 「a-Si層5」という。) を約1500 Å厚さで、n \*アモルファスシリコン層6(以下「n\*a-Si層6」 という。)を約300Å厚さで形成し、Crのスパッタ リング法、フォトリソグラフィ法、エッチング法でドレ イン電極8、ソース電極7aを約4000Åの厚さで形 成する。その後、TFT9の中央部のn+a-Si 層 6 をチャネルエッチして、プラズマCVD法でTFT基板 1全面に窒化シリコンの保護層10を約1000点の厚 さで形成する。但し、層間絶縁層14によってTFT9 の表面汚染による特性劣化の防止が可能なので、この保 護層10を無くすことも可能であるものの、この保護層 10によってTFT9の信頼性をより高める得るという 利点もある。

【0041】(ロ)第2工程(図3(b)):保護層1 O上に、赤色画素に対応する領域に約1.5μmの厚さ でもって赤色絶縁層の赤 C F 層 1 1 を形成する。ここ で、画素領域の他に、この赤CF層11を画素電極16 の分離領域20のBM層として兼用させるため、分離領 域20に対向する領域には、赤CF層11を画素領域か ら延長し、もしくは別の赤CF層11を形成している。 この赤CF層11は、例えば、カラーレジスト法(顔料 分散法の一種)によって形成される。この方法は、感光 性樹脂に微細化(サブミクロン)した顔料を均一に分散 40 させた有色感光材を用いて、スピンコート塗布、露光、 現像でパターンを形成するものである。カラーレジスト の材料として、ポリビニルアルコール系の光架橋タイプ やアクリル樹脂系の光重合タイプがある。なお、ここで はカラーレジスト法を例に、赤CF層11の製造方法を 説明したが、この方法に限ることなく、例えば、有色フ ィルムを転写させ、それを露光、現像することによって も製造できる(これをフィルム転写法という。)。

【0042】(ハ)第3工程(図3(c)):上記第2 工程と同様にして、緑CF層12、青CF層13を形成 50 は、450nm以下の短波長の光と600nm以上の長

する。なお、共通電極3aとドレイン電極8の一部でも ってゲート絶縁層4を介して保持容量を形成する領域に おいては、その上部にこれら各CF層11、12、13 のホール17、18、19を形成する。

10

【0043】(二)第4工程(図4(a)):各CF層 11、12、13を形成した後、TFT基板1全面に感 光性を持った約2~5μmの厚さの無色絶縁層(アクリ ル系透明樹脂)をスピンコート法で塗布する。この層に よって、TFT9や上記各CF層11、12、13の重 なりによる段差を無くし、この層の上に設ける画素電極 をコンタクトホール15を除いて平坦化させることがで きる。そして、上記ホール17、18、19と位置を一 致させるように、フォトリソグラフィ法でこの層にコン タクトホール15を設けると共に、表示領域外のTFT 基板1の端面に延びているゲート配線またはソース配線 (図示せず。)と外部回路(図示せず。)の対向基板の ITO(図示せず。)との接続を図るトランスファ電極 その他の接続端子(図示せず。)にも無色絶縁層にコン タクトホール(図示せず。)を設ける。その後、この層 を充分に焼成させて無色の層間絶縁層14として機能さ せる。更に、層間絶縁層14のコンタクトホール15を マスクにして、TFT9の保護用の保護層10をエッチ ングし、ドレイン電極8の表面の一部を露出させる。な お、同時にトランスファー電極その他の端子 (図示せ ず。)のコンタクトホール(図示せず。)の保護層10 もエッチングする。

【0044】(ホ)第5工程(図4(b)):コンタク トホール15を形成した後に、層間絶縁層14の上に画 素電極16をスパッタリング法により約1000点の厚 さで形成する。なお、画素電極16については、既に説 明したように、TFT基板1上に設けられたゲート配線 2とソース配線7上の分離領域20によって複数に分離 され、マトリクス状に配置されている。この分離領域2 0に対向して、ゲート配線2またはソース配線7と重な り合った各CF層11、12、13が共に配置され、こ れらによって、分離領域20から漏れる光を遮光でき る。上記コンタクトホール15の内側にも画素電極16 を形成し、ドレイン電極8の表面の一部と画素電極16 を接触させて、これらの電気接続を図っている。画素電 極の材質には、ITO (indium tin oxide) の他、酸化 インジュウムや酸化すずを用いることもできる。

【0045】 こうして形成した各CF層11、12、1 3の重ね合わせによって、分離領域20の遮光効果を果 たすことができ、このことは、図5に示す波長に対する 各CF層11、12、13の光透過率特性でもって説明 され得る。例えば、赤CF層11では、620nmより 長波長の光を80%程度透過する一方、これより短波長 の光をほとんど透過せず、青CF層13では、550 n m以上の長波長の光をほとんど透過せず、緑 C F 層で

30

波長の光をほとんど透過しない。よって赤、緑、青の各 C F 層 1 1、1 2、1 3を全て重ね合わせれば、いずれ の波長の光も遮光でき得ることが分かる。これによっ て、ゲート配線 2 またはソース配線 7 の遮光効果に加え て、各 C F 層 1 1、1 2、1 3 の遮光効果も相まって、より確実に光漏れを回避できる。

【0046】更に、ゲート電極2aと画素電極16の間には、図2に示すように、約2~5 $\mu$ m厚の層間絶縁層14を設けているので、層間絶縁層14の上に設けられた分離領域20は、その下に形成されたゲート電極2aと上記厚さ分離れて配置される。このことは、ゲート電極2aによっては、斜め方向の光(例えば、図12に示された矢印方向の光LB)を効果的に遮光できない可能性があるところ、この斜め方向の光に対して、各CF層11、12、13は分離領域20と近接して配置されているので、各CF層11、12、13の光透過率特性に対応して、斜め方向の光をこれで有効に遮光できる得る。

【0047】次に、ソース配線7に対する各CF層1

1、12、13および隣接する画素電極16によって挟 20 まれた分離領域20の具体的な配置について説明する。 【0048】まず、図6(a)に示される本実施の形態 の一例では、ソース配線7の幅W1を分離領域20の幅 W3より大きくしている。一方、図6(b)に示される 本実施の形態の一例では、ソース配線7の幅W1を分離 領域20の幅W3より小さくしている。なお、図6 (a) と図6(b) に示される実施の形態のいずれも、 各CF層11、12、13の重ね合った領域の幅W2 は、分離領域20の幅W3よりも大きくして、これによ って上記記載の遮光効果を発揮する。図6(a)のよう に、ソース配線7の幅を分離領域20の幅より大きくす れば、このソース配線7によって分離領域20から漏れ る光の遮光効果を増すことができるので、各CF層1 1、12、13の重ね合わせの遮光と相まってより効果 的に光漏れの防止を行い得る。また、図6(b)のよう に、ソース配線7の幅を分離領域20の幅より小さくす れば、ソース配線7の遮光効果は犠牲になるが、ソース 配線7と画素電極16とは層間絶縁層14を介して対向 して配置されていないので、ソース配線7と画素電極1 6の間で発生する寄生容量を少なくでき、クロストーク 40 を無くし得るという効果がある。なお、クロストークと は、非選択画素を駆動してしまう現象をいい、これによ ってコントラスト等の画質性能が劣化する。

【0049】図6(c)に示される本実施の形態の一例では、ソース配線7の一方幅方向にソース配線7を延ばしている。隣接画素によってもたらされる電界の非対称性によって液晶の配向が乱れ、これによる表示不良を緩和できるという効果がある。

【0050】ゲート配線2に対する各CF層11、1 び図4(a)~(b)に記載された製造方法と同じ方法  $2 \times 13$  および隣接する画素電極16によって挟まれた 50 なので、これらの説明は省いている。各CF層 $11 \times 1$ 

12

分離領域20の配置については、図7に示すように、ゲート配線2の幅L1と各CF層11、12、13の重ね合った領域の幅L2を共に、分離領域20の幅L3よりも大きくして遮光効果を増している。なお、ゲート電極2aとして機能するゲート配線2の領域に形成されたTFT9の上にも、図2に示すように、各CF層11、12、13が形成され、分離領域20で漏れる光の遮光とTFT基板全面より入射する光を防止し、トランジスタの光リークを無くしている。

0 【0051】実施の形態2

以下、上記実施の形態1で示された製造工程とそれで得られるTFT基板の変形例を図面に基づいて説明する。【0052】図8(a)と(b)は、TFT基板の製造工程を説明する断面図であって、上記の第4工程(図4(a))の後の工程の断面図ある。なお、上記第1工程(図3(a))~第4工程(図4(a))については、本実施の形態のTFT基板も同じ方法で製造されるので、これらの第1工程~第4工程の説明を省く。この第4工程の後に行われる第5工程と第6工程は次のとおりである。

【0053】(ホ)第5工程(図8(a)):保護層10を層間絶縁層14をマスクにしてエッチングし、ドレイン電極8の表面の一部を露出させた後に、重ね合わせた各CF層11、12、13の頂点位置まで層間絶縁層14を薄くエッチバック処理する。なお、エッチバックとは、薄膜を形成した後に一定程度だけエッチングする薄膜平坦化手法のひとつである。

【0054】(二)第6工程(図8(b)):エッチバック処理の後、上記図4(b)に記載された方法と同じ方法で画素電極16を形成し、コンタクトホール15の部分で画素電極16とドレイン電極8を電気接続する。【0055】このようにして層間絶縁層14を形成すると、分離領域20と積み重ねられた各CF層11、12、13間には、層間絶縁層14の厚み方向のすきまが無いので、斜め方向の光を完全に遮光できる。なお、保護層10のエッチング、層間絶縁層14のエッチバック処理、有機系残留物の除去(スカム除去)をドライエッチ装置で大気にさらすことなく連続処理できるので、工程数の増加を招くことはない。なお、本実施の形態においても、有色絶縁層の各CF層の積層順序は、図示された順序に限られることはなく、順不同である。

【0056】実施の形態3

以下、上記実施の形態 1 で示された製造工程の他の変形 例を、図面に基づいて説明する。

【0057】図9(a)と(b)は、TFT基板の製造工程の内、各CF層11、12、13と保護層10のエッチングについて説明する断面図である。なお、これ以外の製造方法については、上記図3(a)~(c)および図4(a)~(b)に記載された製造方法と同じ方法なので、これらの説明は省いている。各CF層11、1

2、13と保護層10のエッチング工程は次のとおりで ある。

【0058】(A) エッチング工程1(図9(a)): 層間絶縁層14にコンタクトホール15を形成した後、 このコンタクトホール15を持つ層間絶縁層14をマス クとしてエッチングの準備を行う。

【0059】(B) エッチング工程2(図9(b)): 層間絶縁層14をマスクにして、各CF層11、12、 13と保護層10を大気にさらすことなく連続エッチン グする。

【0060】 ここで、本実施の形態では、図3(b) に 示された各CF層11、12、13のホール17、1 8、19を形成することなく、各CF層11、12、1 3を保護層10と共に同時エッチングしている。このよ うにして形成すると、各CF層11、12、13のホー ル17、18、19と層間絶縁層のコンタクトホール1 5の位置合わせが必要であった図3および4に記載され たTFT基板1の製造方法に比べて、この位置合わせを 考慮することなく、より容易にTFT基板1を製造でき るという利点がある。なお、本実施の形態においても、 有色絶縁層の各CF層の積層順序は、図示された順序に 限られることはなく、順不同である。

#### 【0061】実施の形態4

以下、上記実施の形態1と異なる他の実施の形態を、図 面に基づいて説明する。

【0062】上記分離領域20の光漏れの他、図10に 示すように、TFT基板1の表示領域23の外側領域で あって、配線2、7と外部回路(図示せず。)を接続す る L 字型の端子領域 2 1 の内側の周辺において、環状に 光漏れを発生する環状光漏れ領域22がある。この環状 30 光漏れ領域22にも各CF層11、12、13を重ね合 わせて形成することによって、これがBM層の代りに遮 光効果を発揮する。なお、各CF層11、12、13は 環状光漏れ領域22に対向して環状に形成され、これら の積み重ねの順番は任意で良い。なお、本実施の形態に おいても、有色絶縁層の各CF層の積層順序は、図示さ れた順序に限られることはなく、順不同である。

#### [0063]

【発明の効果】請求項1に記載の発明によれば、画素電 極の分離領域における光漏れを確実に防止できるオンチ 40 ップCF層構造の液晶表示装置が得られる。

【0064】請求項2に記載の発明によれば、画素電極 の分離領域における光漏れを確実に防止できると共に画 素電極の段差をなくしてこれによる表示不良を根本的に 解消できるオンチップCF層構造の液晶表示装置が得ら

【0065】請求項3に記載の発明によれば、上記の効 果の他、薄膜トランジスタの特性劣化も確実に防止し得

【0066】請求項4に記載の発明によれば、上記の効 50 4 ゲート絶縁層

果の他、隣の画素領域より斜め方向に伝播する光の遮光 も確実に行い得る。

【0067】請求項5に記載の発明によれば、上記の効 果の他、基板端部の周辺に設けることを要する遮光層を C F層で兼用することもできる。

【0068】請求項6と7に記載の発明によれば、画素 電極の分離領域における光漏れを確実に防止でき、かつ 画素電極の段差をなくしてこれによる表示不良を根本的 に解消できるオンチップ C F 層構造の液晶表示装置の製 造方法が得られる。ここで、請求項7に記載の発明によ れば、この効果の他、簡易に C F 層の形成を行い得る。

【0069】請求項8に記載の発明によれば、上記の効 果の他、薄膜トランジスタの特性劣化も確実に防止し得 る。

【0070】請求項9に記載の発明によれば、上記の効 果の他、隣の画素領域より斜め方向に伝播する光の遮光 も確実に行い得る。

【0071】請求項10乃至13に記載の発明によれ ば、上記の効果の他、簡易にコンタクトホール形成を行 い得る。

【0072】請求項14と15に記載の発明によれば、 上記の効果の他、エッチング処理を効率的に行う得る。 【図面の簡単な説明】

【図1】液晶表示装置のTFT基板の平面図である。

【図2】図1に示された線川一川部分の断面図である。

【図3】(a)~(c)は、TFT基板の製造工程を説 明する断面図である。

【図4】(a)~(b)は、TFT基板の製造工程を説 明する断面図である。

【図5】波長に対するCF層の光透過率特性を説明する 図である。

【図6】(a)~(c)はそれぞれ、ソース配線に対す るCF層と画素電極の配置の一例を示す断面図である。

【図7】ゲート配線に対するCF層と画素電極の配置を 示す断面図である。

【図8】(a)と(b)は、他の実施の形態におけるT FT基板の製造工程を説明する断面図である。

【図9】(a)と(b)は、他の実施の形態におけるT F T 基板の製造工程を説明する断面図である。

【図10】表示領域外の光漏れ領域を遮光するという実 施の形態を説明する平面図である。

【図11】従来の液晶表示装置の回路構成を示す図であ

【図12】従来の画素最上層構造を持ったTFT基板の 断面を示す図である。

## 【符号の説明】

- 1 TFT基板
- 2 ゲート配線
- 3 共通配線

- 5 アモルファスシリコン層 (a-Si層)
- 6 n+アモルファスシリコン層 (n+a-Si層)
- 7 ソース配線
- 8 ドレイン電極
- 9 T F T
- 10 保護層
- 11 赤CF層
- 12 緑CF層
- 13 青CF層

9 TFT

14 層間絶縁層

- 15 コンタクトホール
- 16 画素電極
- 17、18、19 ホール
- 20 分離領域
- 21 端子領域
- 22 環状光漏れ領域
- 23 表示領域

【図1】

7a

2a

/ 18 画業電極 2 ゲート配線


8 ドレイン電極


7ソース配線


**←** II

[図3]


16










【図5】




⊸lπ ∽l∧π









## フロントページの続き

Fターム(参考) 2H092 GA14 JA26 JA29 JA33 JA35

JA38 JA42 JA44 JB13 JB23

JB32 JB33 JB38 JB53 JB57

JB63 JB69 KA05 KA07 KA16

KA18 MA08 MA14 MA15 MA16

MA18 MA19 MA20 MA22 MA27

MA35 MA37 NA01 NA19 NA25

NA29 PA08 QA18